Читать онлайн «Аппаратные интерфейсы ПК. Энциклопедия». Страница 90

Модули RIMM (Rambus Interface Memory Module), no форме похожие на обычные модули памяти (рис. 7.14), специально предназначены для памяти RDRAM. У них 30-проводная шина проходит вдоль модуля слева направо, и на эту шину без ответвлений напаиваются микросхемы RDRAM в корпусах BGA. Сигналы интерфейса модуля (табл. 7.17) соответствуют сигналам канала Rambus, но в их названии имеется еще приставка L (Left) и R (Right) для левого и правого вывода шины соответственно. Модуль RIMM содержит до 16 микросхем RDRAM, которые всеми выводами (кроме двух) соединяются параллельно. Микросхемы памяти закрыты пластиной радиатора. В отличие от SIMM и DIMM, у которых объем памяти кратен степени числа 2, модули RIMM могут иметь более равномерный ряд объемов — в канал RDRAM память можно добавлять хоть по одной микросхеме.

Рис. 7.14. Модули RIMM

Таблица 7.17. Назначение выводов RIMM

Контакт Цепь Тип Назначение 116, 32 SIO0, SIO1 I/O CMOS Serial I/O — последовательные данные обмена с управляющими регистрами 34, 35, 42, 51, 53, 118, 119, 126, 135, 137 VDD   Питание +2,5 В 1, 3, 5, 7, 9, 11, 13, 15, 17, 19, 21, 23, 25, 27, 29, 31, 33, 37, 38, 39, 41, 45, 48, 49, 52, 54, 56, 53, 60, 62, 64, 66, 68, 70, 72, 74, 76, 78, 80, 82, 84, 85, 87, 89, 91, 93, 95, 97, 99, 101, 103, 105, 107, 109, 111, 113, 115, 117, 121, 123, 125, 129, 132, 133, 138, 140, 142, 144, 146, 148, 150, 152, 154, 156, 158, 160, 162, 164, 166, 168 GND   Общий 2, 86, 4, 88, 6, 90, 8, 92, 10 LDQA8…LDQA0 I/O RSL Шина данных A 94 LCFM I RSL Синхронизация (+) от ведущего устройства (для приема данных) 96 LCFMN I RSL Синхронизация (-) от ведущего устройства (для приема данных) 40, 12 VREF   Пороговый уровень сигналов RSL (1,8 В) 12 LCTMN I RSL Синхронизация (-) к ведущему устройству (для передачи данных) 14 LCTM I RSL Синхронизация (+) к ведущему устройству (для передачи данных) 98, 16, 100 LROW2…LROW0 I RSL Шина строк (для управляющей и адресной информации) 18, 102, 20, 104, 22 LCOL4…LCOL0 I RSL Шина столбцов (для управляющей и адресной информации) 114, 30, 112, 28, 110, 26, 108, 24, 106 LOQB8…LOQB0 I/O RSL Шина данных В 120 LCMD I CMOS Последовательные команды (для обмена с управляющими регистрами). Используется и для управления энергопотреблением 36 LSCK I CMOS Синхронизация последовательных команд и данных (для обмена с управляющими регистрами) 83, 167, 81, 165, 79, RDQA8…RDQA0 I/O RSL Шина данных А 159 RCFM I RSL Синхронизация (+) от ведущего устройства (для приема данных) 157 RCFMN I RSL Синхронизация (-) от ведущего устройства (для приема данных) 73 RCTMN I RSL Синхронизация (-) к ведущему устройству (для передачи данных) 71 RCTM I RSL Синхронизация (+) к ведущему устройству (для передачи данных) 155, 69, 153 RROW2…RROW0 I RSL Шина строк (для управляющей и адресной информации) 67, 151, 65, 148, 63 RCOL4…RCOL0 I RSL Шина столбцов (для управляющей и адресной информации) 139, 55, 141, 57, 143, 59, 145, 61, 147 RDQB8…RDQB0 I/O RSL Шина данных В 134 RCMD I CMOS Последовательные команды (для обмена с управляющими регистрами). Используется и для управления энергопотреблением 50 RSCK I CMOS Синхронизация последовательных команд и данных (для обмена с управляющими регистрами) 46 SCL I CMOS Синхронизация последовательной идентификации 47 SDA I/O CMOS Данные последовательной идентификации 131, 130 SA1, SA0 I CMOS Адрес последовательной идентификации 43, 44, 127, 128 VT   Питание терминаторов (1,4 В) Модули SO DIMM-72 pin

72 pin SO DIMM (Small-Outline-Dual-Inline-Memory Module) — малогабаритный (длина 2,35" — 60 мм) модуль с двусторонним 72-контактным разъемом, нечетные контакты расположены с фронтальной стороны, четные — с тыльной (рис. 7.15, табл. 7.18 и 7.19). Модули комплектуются микросхемами DRAM в корпусах TSOP, емкость 2-32 Мбайт, разрядность данных — 32 или 36 бит (с контролем паритета). 36-битные модули отличаются только наличием дополнительных бит PQx. Память организована в виде двух двухбайтных слов с возможностью побайтного обращения и предназначена для двух- и четырехбайтных применений. Информация об объеме, организации, адресации, быстродействии и регенерации передается через семь линий параллельной идентификации:

♦ PD7 — регенерация: 1=стандартная, 0=расширенная или саморегенерация;

♦ PD6, PD5 — время доступа: 00=50 нс, 10=70 нс, 11=60 нс;

♦ PD[4:1] — организация.

Рис. 7.15. Модули SO DIMM-72 pin

Таблица 7.18. Организация информационных и управляющих сигналов модулей SO DIMM-72

Линии CAS# CAS0# CAS1# CAS2# CAS3# Биты данных и паритета DQ[0:7], PQ8 DQ[9:15], PQ17 DQ[18:25], PQ26 DQ[27:34], PQ35 Выбор банка 0 RAS0# RAS2#     Выбор банка 1 RAS1# RAS3#    

Таблица 7.19 Назначение выводов SO DIMM-72 pin

Контакт Цепь Контакт Цепь 1 VSS 2 DQ0 3 DQ1 4 DQ2 5 DQ3 6 DQ4 7 DQ5 8 DQ6 9 DQ7 10 VCC 11 PD1 12 A0 13 A1 14 A2 15 A3 16 A4 17 A5 18 A6 19 А10 20¹ PQ8 21 DQ9 22 DQ10 23 DQ11 24 DQ12 25 DQ13 26 DQ14 27 DQ15 28 A7 29 А11 30 VCC 31 А8 32 A9 33 RAS3# 34 RAS2# 35 DQ16 36¹ PQ17 37 DQ18 38 DQ19 39 VSS 40 CAS0# 41 CAS2# 42 CAS3# 43 CAS1# 44 RAS0# 45 RAS1# 46 A12 47 WE# 48 A13 49 DQ20 50 DQ21 51 DQ22 52 DQ23 53 DQ24 54 DQ25 55¹ PQ26 56 DQ27 57 DQ28 58 DQ29 59 DQ31 60 DQ30 61 VCC 62 DQ32 63 DQ33 64 DQ34 65¹ PQ35 66 PD2 67 PD3 68 PD4 69 PD5 70 PD6 71 PD7 72 VSS

¹ У 37-битных модулей контакт свободен