Читать онлайн «OrCAD PSpice. Анализ электрических цепей». Страница 82

OUTPUT RESISTANCE AT V(4) = 8.400E+03

Рис. 15.21. Выходной файл для модели в h-параметрах

Упражнение по созданию графической схемы было, однако, поучительно, и анализ заслуживает внимания, по крайней мере, с этой точки зрения. Обратите внимание на строку файла псевдонимов для зависимого источника E_E:

E_E 5 0 4 0 2.5Е- 4

Первые два полюса (5, 0) — выходные полюсы, показывают расположение зависимого источника в схеме, в то время как входные полюсы (4, 0) указывают на управляющее напряжение (от которого зависит E) снимаемое с R0. Зависимый источник F_F описан как

F_F 4 0 VF_F 50

Первые два полюса (4, 0) являются выходными полюсами, показывающими, где вводится в схему ток F. Входные полюсы включены в контур последовательно с компонентами, через которые проходит независимый ток (управляющий источником F). В команде F_F эта управляющая цепь показана именем источника напряжения в контуре. Контур, через который проходит ток Ib, включает также и напряжение Е, что ясно видно из схемы.

В перечне элементов (netlist) имеется команда ввода

VF_F 3 5 0V

Эта строка была сформирована программой, чтобы ввести в листинг источник И), который был необходим в схеме на рис. 3.7 вместе с листингом F, который использовался в PSpice.

Не забудьте, что наши результаты можно при желании представить в действующих значениях для переменных составляющих, и обратите внимание на следующее: ток через источник напряжения VF_F равен 5.000Е-07 А. Это ток базы. С помощью других известных значений это легко проверить:

Источники напряжения, управляемые напряжением, обозначенные на рис. 15.21 как V-SOURCE, задают напряжение на узле 3, равное -50 мкВ, а компонент I-SOURCE создает ток в выходном контуре F. Поскольку коэффициент усиления источника F равен 50, ток F=50Ib=25 мА. После деления между двумя сопротивлениями ток через RL равен (0,8·25)мкА=20 мкА. На рисунке этот ток направлен вверх, что нужно показать также и на вашей схеме. Напряжение на узле 4 равно (-20 мкА)(10 кОм)=0,2 В, что подтверждает значение, приведенное в выходном файле. Это отрицательное выходное напряжение, инвертированное относительно напряжения Vs.

Демонстрационная версия OrCAD имеет компоненты J2N3819 и J2N4393 в качестве моделей для полевых n-канальных транзисторов (JFET). Чтобы получить семейство выходных характеристик, создайте новый проект с именем Jfetch. Используем простую схему (рис. 15.22). Номинальные значения для VGS и VDD показаны на рисунке. Определите опции моделирования в Simulation Profile, используя имя jfetchs. Внутренний цикл вариации использует значения источника напряжения VDD от 0 до 12 В с шагом в 0,2 В. Внешний цикл определяется изменением напряжения VGS от 0 до 4 В с шагом в 1 В.

Рис. 15.22. Схема смещения для n-канального полевого транзистора

Выполните моделирование и получите в Probe график ID(J1). Вы должны получить семейство кривых с параметром VGS, приведенных на рис. 15.23. Кривые показывают, что наибольшие токи соответствуют VGS=0. Ниже расположена кривая с параметром VGS=–1 В и так далее. Напряжением отсечки является VGS=–3 В.

Рис. 15.23. Ток стока в n-канальном полевом транзисторе

Выходной файл включает параметры модели J2N3S19: пороговое напряжение (отсечки) VTO=-3 В, коэффициент передачи BETA и другие. Они отражены на рис. 15.24. В приложении D приведены все параметры модели для J (JFET).

**** 10/03/99 11:45:33 *********** Evaluation PSpice (Nov 1998) **************

** circuit file for profile: jfetchs

*Libraries:

* Local Libraries :

* From [PSPICE NETLIST] section of pspiceev.ini file:

.lib nom.lib

*Analysis directives:

.DC LIN V VDD 0V 12V 0.2V

+ LIN V_VGS 0V 4V 1V

.PROBE

*Netlist File:

.INC "jfetch-SCHEMATIC1.net"

*Alias File:

**** INCLUDING jfetch-SCHEMATIC1.net ****

* source JFETCH

J_J1  2 1 0 J2N3819

V_VDD 2 0 12V

V_VGS 0 1 1V

**** RESUMING jfetch-SCHEMATIC1-jfetchs.sim.cir

**** .INC "jfetch-SCHEMATIC1.als"

**** INCLUDING jfetch-SCHEMATIC1.als ****

.ALIASES

J_J1  J1(d=2 g=1 s=0 )

V_VDD VDD(+=2 -=0 )

V_VGS VGS(+=0 -=1 )

_    _(1=1)

_    _(2=2)

.ENDALIASES

.END

**** Junction FET MODEL PARAMETERS

         J2N3819

         NJF

VTO     -3

BETA     1.304000E-03

LAMBDA   2.250000E-03

IS       33.570000E-15

ISR      322.400000E-15

ALPHA    311.700000E-06

VK       243.6

RD       1

RS       1

CGD      1.600000E-12

CGS      2.414000E-12

M        .3622

VTOTC   -2.500000E-03

BETATCE -.5

KF       9.882000E-18

Рис. 15.24. Выходной файл для n-канального полевого транзистора

Хотя предыдущие выпуски программного обеспечения от MicroSim использовали для создания рисунков программу Schematics вместо Capture, автоматически формируя команду .ОР в схемном файле, используемая в книге версия Capture этого не делает. Следовательно, значения параметров смещения не выводятся в выходном файле. Чтобы получить эти значения, отредактируете параметры настройки моделирования и запросите анализ параметров смещения путем проверки с опцией .OP. Выходной файл при таком запуске показан на рис. 15.25. Информация, дублирующая информацию предыдущего выходного файла, из него удалена. Убедитесь, что выходной файл соответствует графику, показывая VDD=12 В, VGS=–1 В, IDD=5,328 мА.

**** 10/03/99 12:27:36 *********** Evaluation PSpice (Nov 1998) **************

** circuit file for profile: jfetchs

*Libraries:

* Local Libraries :

* From [PSPICE NETLIST] section of pspiceev.ini file:

.lib nom.lib

*Analysis directives:

.OP

.PROBE

*Netlist File:

.INC "jfetch-SCHEMATIC1.net"

*Alias File:

**** INCLUDING jfetch-SCHEMATIC1.net ****

* source JFETCH

J_J1  2 10 J2N3819

V_VDD 2 0 12V

V_VGS 0 1 1V

**** RESUMING jfetch-SCHEMATIC1-jfetchs.sim.cir ****

.INC "jfetch-SCHEMATIC1.als"

**** INCLUDING jfetch-SCHEMATIC1.als ****

.ALIASES

J_J1  J1(d=2 g=1 s=0 )

V_VDD VDD(+=2 -=0)

V_VGS VGS(+=0 -=1 )

_     _(1=1)

_     _(2=2)

.ENDALIASES

**** RESUMING jfetch-SCHEMATIC1-jfetchs.sim.cir ****

.END

**** SMALL SIGNAL BIAS SOLUTION TEMPERATURE = 27.000 DEG С

NODE  VOLTAGE NODE VOLTAGE NODE VOLTAGE NODE VOLTAGE

( 1) -1.0000  ( 2) 12.0000

VOLTAGE SOURCE CURRENTS

NAME   CURRENT

V_VDD -5.328E-03

V_VGS -1.321E-12

TOTAL POWER DISSIPATION 6.39E-02 WATTS

**** JFETS

NAME  J_J1

MODEL J2N3819

ID    5.33E-03

VGS  -1.00E+00

VDS   1.20E+01

GM    5.34E-03

GDS   1.17E-05

CGS   1.83E-12

CGD   6.15E-13

Рис. 15.25. Выходной файл, использующий опцию .OР

В схеме усилителя на полевом транзисторе, приведенной на рис. 11.7, использовалась встроенная модель транзистора. Как говорилось в этом примере, строки, описывающие такое устройство, могли бы иметь вид:

JFET 3 1 2 JM

.MODEL JM NJF (RD=10 RS=10 VTO=3V BETA=0.2m)

Эти строки вводят универсальный встроенный полевой транзистор JFET, для которого мы выбрали имя JM. Если мы создаем эту схему с помощью Capture, мы не можем просто выбрать компонент JFET; вместо этого мы должны выбрать один из доступных компонентов с конкретным именем. Затем можно изменить параметры модели так, чтобы она удовлетворяла нашим требованиям.

Начните новый проект с именем Jfetampl и введите схему, показанную в рис. 11.7, используя компоненты VAC (для Vi), C (для Сb и Cs), R (для Rg, Rd и  Rs), J2N3819 (для полевого транзистора) и VDC (для VDD). Задайте значения компонентов, которые использовались ранее. Схема, которую вы должны получить, показана на рис. 15.26. Полевой транзистор, используемый на рис. 11.7, описывается в PSpice командой

.MODEL JM NJF (RD=10 RS = 10 VTO=-3V BETA=0.2m)

Рис. 15.26. Усилитель на полевом транзисторе

Отредактируем модель конкретного транзистора J2N3819 так, чтобы она соответствовала этой команде. Выберите JFET, щелкнув на его символе, затем выберите Edit, PSpice Model. При этом на экране появится окно OrCAD Model Editor, в котором могут быть сделаны изменения. Задайте «Beta=0.2 m», «Rd=10» и «Rs=10», как показано на рис. 15.27. Сохраните эти изменения и закройте окно редактора модели.