Читать онлайн «Гигабайты власти». Страница 24

Чтобы хоть отчасти объяснить столь удивительное равнодушие к Irvine Sensors и ее выдающейся технологии упаковки чипов, обратимся к пресс-релизу совсем другой компании, на первый взгляд никакого отношения к первой не имеющей. Но при этом столь же несправедливо обделенной вниманием информационных служб к своей безусловно неординарной разработке. Речь идет о небольшой английской фирме Aspex Technology, много лет безуспешно продвигающей на рынок массивно-параллельную (SIMD) процессорную архитектуру собственной разработки – «ассоциативный стринг-процессор Linedancer».

В совсем недавнем, сентябрьском пресс-релизе Aspex извещается о создании нового программируемого микропроцессора Linedancer-HD, предназначенного для обработки изображений высокой четкости, и на этот раз содержащего 8192 «ассоциативных процессорных элемента» с рабочими частотами до 400 МГц. [АТОЗ].

Заметим, что даже предыдущий, двухлетней давности 266-мегагерцевый чип Linedancer, содержавший 4096 «элементарных процессоров», представлял собой нечто выдающееся – полностью программно, на C/C++ управляемая архитектура, легко масштабируемая и в разы превосходящая по быстродействию остальные, намного более дорогие решения аналогичного класса – заказные микросхемы (ASIC) и чипы перепрограммируемой логики (FPGA). Но почему-то впечатляющие достоинства этого высокопроизводительного и одновременно сравнительно дешевого процессора вполне очевидны лишь для самой Aspex, руководство которой в 2000-м году уверенно обещало «скорое и повсеместное распространение» своей технологии и скромно претендовало к 2002-году примерно на 10% от 15-миллиардного рынка широкополосных (ADSL) и беспроводных (3G) коммуникаций [ЕТОО].

Ныне уже понятно, что никакого покорения рынка не произошло. О фирме Aspex никто как и прежде знать не знает, а нынешнее позиционирование нового чипа Linedancer-HD как технологии обработки изображений, а не высокоскоростных телекоммуникаций, – это очевидное свидетельство перепрофилирования компании. Подобных историй в индустрии случается каждый день по дюжине, однако Aspex – случай особый. Хотя бы по той причине, что ресурсоемкой обработкой графики, задачами трехмерной визуализации и объемного моделирования здесь занимались давным-давно, причем весьма успешно. Но только это о-очень большая тайна (неразрывно связанная, заметим, с корпорацией Irvine Sensors и военно-промышленным комплексом США).

Если сегодня кто-то попытается установить, что же представляет собой фирма Aspex Technology, то наткнется на трехэтажную ложь, завуалированную двусмысленными формулировками. Вот тому типичный пример – подробный профиль компании из каталога стартапов специализированного издания Semiconductor Times. Читаем: «Джон Ланкастер, Анаргирос Крикелис и Иэн Яловецки основали Aspex в ноябре 1999 года, чтобы стать ведущим поставщиком высокопроизводительных процессоров для коммуникационных приложений на рынках DSL и 3G…» [ST02].

В действительности фирма эта вовсе не стартап, поскольку создана она почти 20 лет назад – в середине 1980-х, всего года на три позже Sun Microsystems, к примеру. И называлась она тогда, кстати, похоже – Aspex Microsystems. Учредили ее в ту пору действительно три перечисленных человека, но – и это очень существенное умолчание – под руководством четвертого, Р. Майка Ли. Все эти люди работали в университете Brunei (г. Аксбридж, графство Мидлэсекс) и организовали свою фирму для коммерческого продвижения перспективной разработки Майка Ли – «ассоциативного стринг-процессора сверхбольшой интеграции» или кратко VASP-чипа (от Very large scale integration Associative String Processor).

Если заглянуть еще раз в профиль компании из Semiconductor Times, то прочтем, что «Linedancer (VASP-4096) – это первый из серии процессоров Aspex». И это вранье, ибо к 1998 году в истории фирмы уже были созданы и 256-, и 1024-элементные чипы. Причем в 1990-е годы эти разработки весьма активно и успешно внедрялись в практические приложения – правда, в США, причем в военно-космической области. Именно это обстоятельство, судя по всему, стало причиной безвременной кончины Aspex Microsystems в 1999 году и труднообъяснимого иначе рождения «стартапа» Aspex Technology безо всякой благородной родословной и каких-либо связей с американским ВПК [AM97].

К середине 1990-х годов у Aspex установились крайне плодотворные деловые отношения с американской корпорацией Irvine Sensors (ISC), разработавшей весьма специфический процесс трехмерной (3D) упаковки кремниевых чипов, обеспечивающий очень плотные и быстрые межсоединения. Первоначально технология была изобретена в ISC для микросхем памяти, получила названия Chip-stacking или Cubing, и разрабатывалась по контрактам НАСА и Министерства обороны США. Технология «кубирования» оказалась для военных на редкость хороша – обеспечивала увеличение скоростей обработки данных, а также резко снижала размеры чипов при одновременном уменьшении энергопотребления и веса.

Весьма успешные итоги работы ISC по заказу НАСА привлекли внимание корпорации ШМ, увидевшей в ЗВ-упаковке памяти большие коммерческие перспективы. Итогом сотрудничества ШМ и Irvine Sensors стал их совместный «Центр разработки процесса кубирования» (Cubing Process Development Center при заводах IBM Essex Junction, штат Вермонт), начавший выпуск «коротких стеков» упакованной DRAM-памяти в 1994 году [SC96].

А чуть позже произошло совсем интересное событие, когда в Irvine Sensors появилась технология трехмерной искусственной нейросети 3DANN (3D Artificial Neural Network) и родилась идея упаковывать в плотные кубики десятки VASP-процессоров Aspex, имеющих вполне подходящие для 3DANN характеристики. Расчеты показывали, что есть шанс создать терафлопсный суперкомпьютер размером примерно с обычную рабочую станцию. Заказчик на подобный проект нашелся быстро, и в июле 1996 г. одним из специализированных изданий (Electronic News) было дано краткое сообщение, что между корпорацией Irvine Sensors и НИИ Военно-морских сил США (Office of Naval Research, ONR) заключен 18-месячный контракт на разработку «трехмерного (3D) VASP-пакета» на основе имеющихся в продаже процессорных чипов. Цель проекта – разработка массивно-параллельного процессорного модуля, позволяющего достигать гигантской, триллионы операций в секунду производительности, находясь в пределах стоимости и физических ограничений коммерческих рабочих станций. Стоимость контракта между Irvine Sensors и ONR, заметим, составляла смехотворные 750 тысяч долларов [LG96].

Проект был сугубо военный, больше о нем никто не сообщил. Но, судя по всему, процесс разработки прошел вполне успешно, поскольку весной 1998 года в неофициальном, но весьма авторитетном и широко цитируемом «Списке наиболее мощных компьютерных центров мира» (так называемый список Гюнтера Арендта) солидное третье место занял НИИ ВМС США в г. Арлингтоне, штат Вирджиния, с двумя своими машинами Irvine 3D VASP суммарной производительностью 2 терафлопса [GA98].